•  Persian
    • Persian
    • English
  •   ورود
  • دانشگاه فردوسی مشهد
  • |
  • مرکز اطلاع‌رسانی و کتابخانه مرکزی
    • Persian
    • English
  • خانه
  • انواع منابع
    • مقاله مجله
    • کتاب الکترونیکی
    • مقاله همایش
    • استاندارد
    • پروتکل
    • پایان‌نامه
  • راهنمای استفاده
View Item 
  •   کتابخانه دیجیتال دانشگاه فردوسی مشهد
  • Fum
  • Articles
  • Latin Articles
  • View Item
  •   کتابخانه دیجیتال دانشگاه فردوسی مشهد
  • Fum
  • Articles
  • Latin Articles
  • View Item
  • همه
  • عنوان
  • نویسنده
  • سال
  • ناشر
  • موضوع
  • عنوان ناشر
  • ISSN
  • شناسه الکترونیک
  • شابک
جستجوی پیشرفته
JavaScript is disabled for your browser. Some features of this site may not work without it.

Post-Layout Simulation Time Reduction for Phase-Locked Loop Frequency Synthesizer Using System Identification Techniques

نویسنده:
Lechang Liu
,
Pokharel, R.
ناشر:
IEEE
سال
: 2014
شناسه الکترونیک: 10.1109/TCAD.2014.2354291
یو آر آی: https://libsearch.um.ac.ir:443/fum/handle/fum/1146732
کلیدواژه(گان): autoregressive processes,electronic engineering computing,frequency synthesizers,phase locked loops,radial basis function networks,PLL frequency synthesizer,autoregressive exogenous model,charge pump,compact model extraction,lookup table,loop filter,nonlinear frequency-voltage relationship,nonlinearity compensation,phase-locked loop frequency synthesizer,post-layout simulation time reduction,radial basis function neural network,system identification technique,voltage-controlled
کالکشن :
  • Latin Articles
  • نمایش متادیتا پنهان کردن متادیتا
  • آمار بازدید

    Post-Layout Simulation Time Reduction for Phase-Locked Loop Frequency Synthesizer Using System Identification Techniques

Show full item record

contributor authorLechang Liu
contributor authorPokharel, R.
date accessioned2020-03-13T00:26:16Z
date available2020-03-13T00:26:16Z
date issued2014
identifier issn0278-0070
identifier other6926919.pdf
identifier urihttps://libsearch.um.ac.ir:443/fum/handle/fum/1146732
formatgeneral
languageEnglish
publisherIEEE
titlePost-Layout Simulation Time Reduction for Phase-Locked Loop Frequency Synthesizer Using System Identification Techniques
typeJournal Paper
contenttypeMetadata Only
identifier padid8329598
subject keywordsautoregressive processes
subject keywordselectronic engineering computing
subject keywordsfrequency synthesizers
subject keywordsphase locked loops
subject keywordsradial basis function networks
subject keywordsPLL frequency synthesizer
subject keywordsautoregressive exogenous model
subject keywordscharge pump
subject keywordscompact model extraction
subject keywordslookup table
subject keywordsloop filter
subject keywordsnonlinear frequency-voltage relationship
subject keywordsnonlinearity compensation
subject keywordsphase-locked loop frequency synthesizer
subject keywordspost-layout simulation time reduction
subject keywordsradial basis function neural network
subject keywordssystem identification technique
subject keywordsvoltage-controlled
identifier doi10.1109/TCAD.2014.2354291
journal titleComputer-Aided Design of Integrated Circuits and Systems, IEEE Transactions on
journal volume33
journal issue11
filesize1156388
citations0
  • درباره ما
نرم افزار کتابخانه دیجیتال "دی اسپیس" فارسی شده توسط یابش برای کتابخانه های ایرانی | تماس با یابش
DSpace software copyright © 2019-2022  DuraSpace