•  Persian
    • Persian
    • English
  •   ورود
  • دانشگاه فردوسی مشهد
  • |
  • مرکز اطلاع‌رسانی و کتابخانه مرکزی
    • Persian
    • English
  • خانه
  • انواع منابع
    • مقاله مجله
    • کتاب الکترونیکی
    • مقاله همایش
    • استاندارد
    • پروتکل
    • پایان‌نامه
  • راهنمای استفاده
View Item 
  •   کتابخانه دیجیتال دانشگاه فردوسی مشهد
  • Fum
  • Articles
  • Latin Articles
  • View Item
  •   کتابخانه دیجیتال دانشگاه فردوسی مشهد
  • Fum
  • Articles
  • Latin Articles
  • View Item
  • همه
  • عنوان
  • نویسنده
  • سال
  • ناشر
  • موضوع
  • عنوان ناشر
  • ISSN
  • شناسه الکترونیک
  • شابک
جستجوی پیشرفته
JavaScript is disabled for your browser. Some features of this site may not work without it.

Area-Efficient Asynchronous Multilevel Single-Track Pipeline Template

نویسنده:
Golani, Pankaj
,
Beerel, Peter /A/.
ناشر:
IEEE
سال
: 2014
شناسه الکترونیک: 10.1109/TVLSI.2013.2257187
یو آر آی: https://libsearch.um.ac.ir:443/fum/handle/fum/957021
کلیدواژه(گان): application specific integrated circuits,asynchronous circuits,logic design,pipeline processing,ISCAS benchmarks,asynchronous ASIC flow Proteus,asynchronous design theory,asynchronous multilevel single-track pipeline template,bundled-data templates,control logic sharing,four-phase templates,logic per pipeline stage,lower latency,multiple levels,single-track handshaking,targets medium to high performance applications,1-of-N channels,Asynchronous design,single-track handshaking
کالکشن :
  • Latin Articles
  • نمایش متادیتا پنهان کردن متادیتا
  • آمار بازدید

    Area-Efficient Asynchronous Multilevel Single-Track Pipeline Template

Show full item record

contributor authorGolani, Pankaj
contributor authorBeerel, Peter /A/.
date accessioned2020-03-12T18:23:43Z
date available2020-03-12T18:23:43Z
date issued2014
identifier issn1063-8210
identifier other6519947.pdf
identifier urihttps://libsearch.um.ac.ir:443/fum/handle/fum/957021
formatgeneral
languageEnglish
publisherIEEE
titleArea-Efficient Asynchronous Multilevel Single-Track Pipeline Template
typeJournal Paper
contenttypeMetadata Only
identifier padid7989189
subject keywordsapplication specific integrated circuits
subject keywordsasynchronous circuits
subject keywordslogic design
subject keywordspipeline processing
subject keywordsISCAS benchmarks
subject keywordsasynchronous ASIC flow Proteus
subject keywordsasynchronous design theory
subject keywordsasynchronous multilevel single-track pipeline template
subject keywordsbundled-data templates
subject keywordscontrol logic sharing
subject keywordsfour-phase templates
subject keywordslogic per pipeline stage
subject keywordslower latency
subject keywordsmultiple levels
subject keywordssingle-track handshaking
subject keywordstargets medium to high performance applications
subject keywords1-of-N channels
subject keywordsAsynchronous design
subject keywordssingle-track handshaking
identifier doi10.1109/TVLSI.2013.2257187
journal titleVery Large Scale Integration (VLSI) Systems, IEEE Transactions on
journal volume22
journal issue4
filesize986715
citations0
  • درباره ما
نرم افزار کتابخانه دیجیتال "دی اسپیس" فارسی شده توسط یابش برای کتابخانه های ایرانی | تماس با یابش
DSpace software copyright © 2019-2022  DuraSpace