•  Persian
    • Persian
    • English
  •   ورود
  • دانشگاه فردوسی مشهد
  • |
  • مرکز اطلاع‌رسانی و کتابخانه مرکزی
    • Persian
    • English
  • خانه
  • انواع منابع
    • مقاله مجله
    • کتاب الکترونیکی
    • مقاله همایش
    • استاندارد
    • پروتکل
    • پایان‌نامه
  • راهنمای استفاده
View Item 
  •   کتابخانه دیجیتال دانشگاه فردوسی مشهد
  • Fum
  • Articles
  • Latin Articles
  • View Item
  •   کتابخانه دیجیتال دانشگاه فردوسی مشهد
  • Fum
  • Articles
  • Latin Articles
  • View Item
  • همه
  • عنوان
  • نویسنده
  • سال
  • ناشر
  • موضوع
  • عنوان ناشر
  • ISSN
  • شناسه الکترونیک
  • شابک
جستجوی پیشرفته
JavaScript is disabled for your browser. Some features of this site may not work without it.

Monitoring and WCET analysis in COTS multi-core-SoC-based mixed-criticality systems

نویسنده:
Nowotsch, J. , Paulitsch, M. , Henrichsen, A. , Pongratz, W. , Schacht, A.
ناشر:
IEEE
سال
: 2014
شناسه الکترونیک: 10.1109/CICC.2014.6945980
یو آر آی: https://libsearch.um.ac.ir:443/fum/handle/fum/985683
کلیدواژه(گان): CMOS digital integrated circuits,decision feedback equalisers,digital phase locked loops,error statistics,field programmable gate arrays,integrated circuit design,transceivers,10G-KR characteristics,BER,CMOS FPGA,LC PLL feedback divider,PCIe Gen4,bandwidth adjustable CTLE,bit rate 0.5 Gbit/s to 16.3 Gbit/s,common-clock modes,data rates,design techniques,fully-adaptive transceiver,jitter tolerance specifications,long-reach channels,loss 28 dB,modified 11-tap speculative DFE t
کالکشن :
  • Latin Articles
  • نمایش متادیتا پنهان کردن متادیتا
  • آمار بازدید

    Monitoring and WCET analysis in COTS multi-core-SoC-based mixed-criticality systems

Show full item record

date accessioned2020-03-12T19:40:21Z
date available2020-03-12T19:40:21Z
date issued2014
identifier other6800281.pdf
identifier urihttps://libsearch.um.ac.ir:443/fum/handle/fum/985683
formatgeneral
languageEnglish
publisherIEEE
titleMonitoring and WCET analysis in COTS multi-core-SoC-based mixed-criticality systems
typeConference Paper
contenttypeMetadata Only
identifier padid8101363
subject keywordsCMOS digital integrated circuits
subject keywordsdecision feedback equalisers
subject keywordsdigital phase locked loops
subject keywordserror statistics
subject keywordsfield programmable gate arrays
subject keywordsintegrated circuit design
subject keywordstransceivers
subject keywords10G-KR characteristics
subject keywordsBER
subject keywordsCMOS FPGA
subject keywordsLC PLL feedback divider
subject keywordsPCIe Gen4
subject keywordsbandwidth adjustable CTLE
subject keywordsbit rate 0.5 Gbit/s to 16.3 Gbit/s
subject keywordscommon-clock modes
subject keywordsdata rates
subject keywordsdesign techniques
subject keywordsfully-adaptive transceiver
subject keywordsjitter tolerance specifications
subject keywordslong-reach channels
subject keywordsloss 28 dB
subject keywordsmodified 11-tap speculative DFE t
identifier doi10.1109/CICC.2014.6945980
journal titleesign, Automation and Test in Europe Conference and Exhibition (DATE), 2014
filesize219882
citations0
contributor rawauthorNowotsch, J. , Paulitsch, M. , Henrichsen, A. , Pongratz, W. , Schacht, A.
  • درباره ما
نرم افزار کتابخانه دیجیتال "دی اسپیس" فارسی شده توسط یابش برای کتابخانه های ایرانی | تماس با یابش
DSpace software copyright © 2019-2022  DuraSpace